Skip to main content
← Quay Về Trang Chủ
Công Cụ Thiết Kế Tốc Độ Cao

Máy Tính Trở Kháng Vi Sai

USB | HDMI | PCIe | LVDS | Ethernet

Thông tin tham khảo về trở kháng mục tiêu của cặp vi sai và các quy tắc đi dây. Tạm thời chưa thể tính giá trị trở kháng vi sai trong thời gian kiểm chứng mô hình; vẫn có thể tính Z0 đơn đầu.

Tạm thời chưa có kết quả trở kháng vi sai. Mô hình vi sai trước đây chưa được kiểm chứng bằng cách đối chiếu với bộ giải trường điện từ hoặc tài liệu đã công bố, nên đã bị vô hiệu hóa cho đến khi hoàn tất kiểm chứng. Z0 đơn đầu bên dưới là giá trị của một đường mạch riêng lẻ, không phải kết quả trở kháng vi sai.

Tham Số Trở Kháng

MOD: IMP_CAL_V1

Tạm thời chưa có kết quả trở kháng vi sai. Mô hình vi sai trước đây chưa được kiểm chứng bằng cách đối chiếu với bộ giải trường điện từ hoặc tài liệu đã công bố, nên đã bị vô hiệu hóa cho đến khi hoàn tất kiểm chứng. Z0 đơn đầu bên dưới là giá trị của một đường mạch riêng lẻ, không phải kết quả trở kháng vi sai.

Tạm thời chưa có kết quả cho đường vi dải nhúng trong khi mô hình đang được nghiên cứu và kiểm chứng.

mm
mm
Phân Tích Trở Kháng

Kiểm Tra Trở Kháng

Trở Kháng Đặc Tính Z0
71.2Ω
Er Hiệu Dụng
3.173
Isolated-line propagation delay
5.942ps/mm
Isolated-line capacitance
83.427pF/m
Isolated-line inductance
423.209nH/m
Microstrip (Bề Mặt) Mặt CắtDielectric (Er=4.5)GNDAir0.2mmw = 0.1500 mm (schematic)

Mẹo Kiểm Soát Trở Kháng

Để Tăng Trở Kháng

  • • Reduce trace width
  • • Increase dielectric height
  • • Review laminate dielectric constant

Để Giảm Trở Kháng

  • • Increase trace width
  • • Reduce dielectric height
  • • Review laminate dielectric constant

Hướng Dẫn Thiết Kế Cặp Vi Sai

Quy Tắc Thiết Kế Chính

  • • Giữ khoảng cách trace nhất quán trong suốt đường định tuyến
  • • Duy trì trở kháng không đổi tại cong và góc
  • • Tránh định tuyến gần cạnh board hoặc cutout
  • • Sử dụng serpentine khớp chiều dài nếu cần
  • • Tham chiếu đến mặt phẳng đất liên tục

Thực Hành Tốt Nhất Định Tuyến Vi Sai

📏

Khớp Chiều Dài

Sử dụng định tuyến serpentine trên trace ngắn hơn để đạt khớp. Đặt serpentine gần nguồn.

🔄

Ghép Nối

Khoảng cách chặt hơn tăng ghép nối và giảm trở kháng vi sai. Khoảng cách lỏng hơn giảm ghép nối. Cân bằng dựa trên yêu cầu nhiễu xuyên kênh và trở kháng.

⚡

Chuyển Tiếp Via

Khi chuyển lớp, đặt via đối xứng. Thêm via đất gần để duy trì tính liên tục đường quay về. Giảm thiểu chiều dài stub via cho tín hiệu tốc độ cao.

Cần Trở Kháng Đơn Cực?

Sử dụng máy tính trở kháng của chúng tôi cho tính toán trở kháng đơn cực microstrip và stripline, hoặc tính độ rộng trace cho yêu cầu dung lượng dòng.

FAQ Trở Kháng Vi Sai

Can this page calculate differential impedance?

Tạm thời chưa có kết quả trở kháng vi sai. Mô hình vi sai trước đây chưa được kiểm chứng bằng cách đối chiếu với bộ giải trường điện từ hoặc tài liệu đã công bố, nên đã bị vô hiệu hóa cho đến khi hoàn tất kiểm chứng. Z0 đơn đầu bên dưới là giá trị của một đường mạch riêng lẻ, không phải kết quả trở kháng vi sai.

How should a differential pair be validated?

Use the interface specification, actual stackup, and a validated coupled-line field solver; confirm the design with your fabricator.

Công Cụ & Tài Nguyên Liên Quan